1樓：
cmos和ttl只是工作方式不同，邏輯功能是沒有區別的。
ttl與非門,三態門和cmos與非門的特點
2樓：匿名使用者
1、cmos與非門電路多餘輸入端的處理
與非門電路的邏輯功能是輸入訊號只要有低電平．輸出訊號就是高電平．
只有當輸入訊號全部為高電平時．輸出訊號才是低電平。所以某輸入端輸入電平為高電平時．對電路的邏輯功能並無影響．即其它使用的輸入端與輸出
端之間仍具有與或者與非邏輯功能。這樣對於cmos與門、與非門電路的多餘輸入端就應採用高電平,即可通過限流電阻接電源。
2. ttl與非門電路多餘輸入端的處理
對於ttl 與非門，只要電路輸入端有低電平輸入，輸出就為高電平．只有輸入端全部為高電平時．輸出才為低電平。根據其邏輯功能．當某輸入端外接高電平時耐其邏輯功能無影響．根據這一特點應採用以下四種方法
1、將多餘輸入端接高電平．即通過限流電阻與電源相連線。
2、根據ttl閘電路的輸入特性可知，當外接電阻為大電阻時．其輸入電壓為高電平。這樣可以把多餘的輸入端懸空．此時．輸入端相當於外接高電平。
3、通過大電阻到地，這也相當於輸入端外接高電平。
4、當ttl閘電路的工作速度不高．訊號源驅動能力較強．多餘輸入端也可與使用的輸入端併聯使用。
數位電路知識解答！！！ttl與非門與cmos與非門是同型別門。這句話正確嗎？
3樓：匿名使用者
他們達到的功能是一樣的，只是ttl跟cmos的區別，屬於同型別吧。
4樓：匿名使用者
正確！如有幫助請採納，謝謝！！
ttl與非門和cmos與非門
5樓：匿名使用者
ttl門接高阻時表示高電平，輸入懸空的話相當於接入高阻，也表示高電平。
ttl電路是電流控制器件，而***s電路是電壓控制器件。
所以對cmos電路來說來說，輸入要接明確的電平，否則很容易產生混亂，因為mos管的輸入電阻本來就很大。
6樓：匿名使用者
它們的輸入端均是一端接
高電平，ttl的另一端通過乙個10k的電阻接地，這個10k電阻使得輸入端電壓大於1.2v，也就是輸入為高電平，因為ttl是電流驅動器件，輸入端內部有上拉電阻。將10k減小到1k，輸入就應為低電平了。
cmos是電壓驅動器件，10k電阻接地就使得cmos輸入為低電平，所以cmos與非門輸出為高電平。
ttl與非門的邏輯功能是什麼
7樓：匿名使用者
與非門，同時輸入兩個高電平，則輸出乙個低電平，否則輸出高電平的電路。
邏輯表示式是：f=（ab）' 。
與非門（英語：nand gate）是數位電路的一種基本邏輯電路。若當輸入均為高電平（1），則輸出為低電平（0）；若輸入中至少有乙個為低電平（0），則輸出為高電平（1）。
與非門可以看作是與門和非門的疊加。
相關知識：
與門：同時輸入兩個高電平，輸出乙個高電平；否則輸出低電平。
與門（英語：and gate）又稱「與電路」、邏輯「積」、邏輯「與」電路。是執行「與」運算的基本邏輯閘電路。
有多個輸入端，乙個輸出端。當所有的輸入同時為高電平（邏輯1）時，輸出才為高電平，否則輸出為低電平（邏輯0）。
非門（英文：not gate）又稱非電路、反相器、倒相器、邏輯否定電路，簡稱非門，，是邏輯電路的基本單元。非門有乙個輸入和乙個輸出端。
當其輸入端為高電平（邏輯1）時輸出端為低電平（邏輯0），當其輸入端為低電平時輸出端為高電平。也就是說，輸入端和輸出端的電平狀態總是反相的。非門的邏輯功能相當於邏輯代數中的非,電路功能相當於反相,這種運算亦稱非運算。
或門（or gate），又稱或電路、邏輯和電路。如果幾個條件中，只要有乙個條件得到滿足，某事件就會發生，這種關係叫做「或」邏輯關係。具有「或」邏輯關係的電路叫做或門。
或門有多個輸入端，乙個輸出端，只要輸入中有乙個為高電平時（邏輯「1」），輸出就為高電平（邏輯「1」）；只有當所有的輸入全為低電平（邏輯「0」）時，輸出才為低電平（邏輯「0」）。
或非門（英語：nor gate）是數字邏輯電路中的基本元件，實現邏輯或非功能。有多個輸入端，1個輸出端，多輸入或非門可由2輸入或非門和反相器構成。
只有當兩個輸入a和b為低電平（邏輯0）時輸出為高電平（邏輯1）。也可以理解為任意輸入為高電平（邏輯1），輸出為低電平（邏輯0）。
8樓：匿名使用者
「與」在邏輯運算中表示乘法。
與非門的邏輯功能就是當輸入端全是「1」時，輸出為「0」。
只要輸入有乙個是「0」，輸出就為「1」。
ttl與非門與cmos與非門引腳排列有什麼差別？
9樓：匿名使用者
ttl的四2輸入
與非門7400/74h00/74s00/74ls00的腳位，與***s的四2輸入與非門c036完全一樣，見圖。
但是,ttl的四2輸入與非門74h01/的腳位,又與ttl的四2輸入與非門7400/74h00/74s00/74ls00的腳位不同的。務必注意。
ttl和cmos與非門和閒置端應如何處理？有何不同？
10樓：匿名使用者
ttl和cmos與非門閒置輸入端，ttl與非門的閒置輸入端可以懸空，懸空時相當於接高電平。
cmos與非門閒置輸入端應接高電平或地。因cmos輸入懸空時能感應出高電壓會損壞晶元。
兩種晶元閒置輸出可懸空。
與非門或非門的邏輯符號怎麼寫,與非門或非門異或門同或門的邏輯表示式和邏輯符號怎麼寫？
寫出下圖的邏輯表示式。三 用代數法將下列函式化簡為最簡與或表示式。9與非門 或非門 異或門 同或門 與或非門 oc或od 三態門 2 略略略略略 與非門 或非門 異或門 同或門的邏輯表示式和邏輯符號怎麼寫？與非門邏輯表示式 y a b a b 邏輯符號 或非門有3種邏輯符號，包括 形狀特徵型符號 a...
用與非門設計邏輯電路就只能用與非門嗎
如果題目要求用與非門設計，那就只能用與非門，邏輯函式都變成與非 與非式。但只能是設計組合邏輯電路，不能有時序邏輯電路。為什麼都用與非門設計組合邏輯電路?第一 與非門在市場上石比較成熟 型別比較多的一種整合晶元 第二 相對於其它閘電路來說 與非門的效能比較優良 基本邏輯門共有8種，分 別是 與門，或門...
TTL與非門的多於餘輸入端懸空時,該邏輯等效於什麼電平 多餘
ttl與非門的多於復餘輸入 端制懸空時,該邏輯等效於高電平 多餘輸入端應懸空或接高電平。嗯 看到樓下的回答，補充一下 我沒有記錯，ttl懸空等效於高電平，cmos不允許懸空。ttl可以懸空，懸空可能出現不正常情況的那是cmos電路 相當於高電平 我記得可以不做處理，如果是cmos的話就不能懸空，tt...