1樓：匿名使用者
如果題目要求用與非門設計，那就只能用與非門，邏輯函式都變成與非-與非式。但只能是設計組合邏輯電路，不能有時序邏輯電路。
為什麼都用與非門設計組合邏輯電路?
2樓：茉莉郁香
第一 與非門在市場上石比較成熟、型別比較多的一種整合晶元；
第二 相對於其它閘電路來說 與非門的效能比較優良
3樓：匿名使用者
基本邏輯門共有8種，分
別是：與門，或門，非門，與非門，或非門，與或非門，異或門，異或非門。 化簡的要求是用最少的基本邏輯閘電路達到結果。
將複雜的閘電路化簡成這八門種的任何哪一種，只要是最簡式，不必追求是與非門， 例如乙個基本異或門電路，你非要用與非門表達，豈不是越弄越複雜！
4樓：匿名使用者
沒有這樣吧，你是不是你們老師要求的，或者是在學cpld或者fpga時書上寫的，那是因為方便晶元設計才規定的。與門、或門和非門是邏輯電路和時序電路的基本閘電路。所以相對功能都可以採用相應閘電路互換實現，但只有乙個是最簡方式。
乙個是最優方式，這些在電路設計自動公中會講，尤其是學vhdl語言時。
5樓：匿名使用者
是為了簡化電路圖而已。
為什麼都用與非門設計組合邏輯電路
6樓：
你要求兩輸入端的與非門，就得用三（個）級電路，前兩個表決，最後乙個反相就行。**邏輯一樣。用乙個三輸入的和乙個單輸入的與非門就簡單的多。
7樓：茉莉郁香
電路效能穩定、抗干擾能力比較強、產品型別比較多。
8樓：聞凝春秀華
第一與非門在市場上石比較成熟、型別比較多的一種整合晶元；
第二相對於其它閘電路來說
與非門的效能比較優良
數位電路高手請，用與非門設計乙個組合邏輯電路
9樓：匿名使用者
看到你這麼愛學習，還是告訴你好了
設a.b.c三颱機器工作為1，不工作為0；
工具機正常工作為1，不正常為0
下面是滿足題意的真值表
a b c y
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 0
只允許也必須兩台工作，不允許b和c同時工作y=abc』+acb』
要用與非門表示，只能化成與非-與非形式，取兩次非運算y」=（abc』+acb』)」
=[（abc』）』（acb』）』]』
化好了，下面是閘電路**！畫了好久，累死了，呵呵
10樓：佘影
b c取異或後再與上a
自己化成與非門形式吧，不太好寫出來
11樓：匿名使用者
a b c y
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 0
可以得出y=a*(/b)*c+a*b*(/c)在b c後加非門，然後與或門就可以的出來了
12樓：匿名使用者
無償bloos@126.***
數位電路高手請，用與非門設計組合邏輯電路
b c取異或後再與上a 自己化成與非門形式吧，不太好寫出來 a b c y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 0 可以得出y a b c a b c 在b c後加非門，然後與或門就可以的出來了 無償bloos ...
數字邏輯電路中怎麼樣用與非門組成與門和或門
咱們先不說什麼積體電路，第一，用與非門組成與門 乙個與非門至少兩個輸入端，乙個輸出端，對吧，那麼我們找兩個與非門單元接在一起，把第乙個與非門的輸出接到第二個與非門的輸入端上 第二個與非門的兩個輸入端要短接，構成非門 這樣第乙個與非門的輸出又經過一次邏輯非，這樣就構成了乙個與門。至於構成或門，那麼數位...
數字邏輯課本上的與 或 非門在具體邏輯電路中是如何實現的，那些晶元的內部結構是怎樣的
晶元的內部結bai構超級du超級複雜，要不然zhi不會到目前為止我們國家dao還沒有自己的高內級晶元。所以說容，某乙個晶元內部結構除了設計師以外是沒人知道的。但是，晶元的功能確實是通過這些與 或 非門的組合實現的。輸入高低電平的高低，一般來說與外部的電源有關。但是，正不一定是1，也可以是0，這由晶元...