1樓：裕巨集宮羽
解： 約束條件：b=1時，y=c非；
b=0時，y=（a非+c）非=a+c非
圖(a)所示邏輯電路的a、b端輸入波形如圖(b)所示，畫出此電路在s=1和s=0時輸出端f的波形。
2樓：黑豹
f = ( (as')' (bs)' )'
= as' + bs
s 是控制訊號：
s = 0 ， f = a
s = 1 ， f = b
試畫出如圖所示電路中，邏輯電路（a）和（b）的輸出波形，輸入端abcd的波形如圖所示 5
3樓：黑豹
畫波形圖沒有技術含量，沒有訣竅，就是按照邏輯表示式畫。
p = ab + cd q = (a+b) (c+d)
我幫你畫一些，你繼續：
4樓：金坷垃下凡
p=ab+cd q=(a+b)(c+d)這麼簡單不至於求助吧汗
5樓：康適祭秀筠
p=ab+cd
q=(a+b)(c+d)這麼簡單不至於求助吧汗
再看看別人怎麼說的。
數電題，求助大佬 cmos電路如圖所示，已知輸入端a.b及控制端c的波形如圖所示，試畫出輸出端l的 10
6樓：無畏無知者
c=0 時，門tg1開啟tg2關閉，a可直通；
那麼 l = (a+b)' ；
c=1 時，門tg1關閉tg2開啟；
那麼 l = (l'+b)' ；
對啊，滿意就採納，有疑問就繼續提問
7樓：匿名使用者
釆納後即給輸出l 波形圖。
TTL閘電路輸入端通過電阻接地相當於輸入什麼電平
輸入了高電制平。在數字邏bai輯電路中，低du電平表示0，高電平表示1。一般規zhi定低電平為0 dao0.25v，高電平為3.5 5v。也有其他的可能，如在移動裝置中電池的電壓會隨使用時間的的推移而降低，如果規定高電平最低為3.5v的話可能裝置的使用時間會大大降低，此時規定的高電平電壓會低一點，最...
在題圖1 4所示電路中，已知E1 12V，E2 9V，E3 6V，R1 2歐，R2 3歐，R
來1 假設網孔i和ii的方向均為源順時針根據基爾霍夫第一定律，對於節點a有i1 i2 i3 a 根據基爾霍夫第二定律，對於網孔i和ii有 e1 e2 i1 r1 i2 r2 b e3 e2 i2 r2 i3 r3 c 將方程 a 代入 c 中並整理得e3 e2 i1 r3 i2 r2 r3 d 將已...
某TTL閘電路的輸入端通過一0 5K的電阻接地，則該輸入端
某ttl閘電路的輸入端通過一0.5k 的電阻接地，則該輸入端相當於 輸入 低 電平 第99回 守官箴惡奴同破例 閱邸報老舅自擔驚 第100回 破好事香菱結深恨 悲遠嫁寶玉感離情 ttl同或門輸入端通過100k歐電阻接地，相當於高電平還是低電平？ttl同或門輸入端通過100k歐電阻接地，輸入端輸入相當...