1樓：
在數位電路當中，不管是ttl電路，還是cmos電路，或者其他型別的電路，其輸出電平狀態一般有高電平、低電平和高阻態等三種狀態，沒有聽說過低阻態這一概念。
1、閘電路符號是與非門。
一端輸入為高電平，另一端接地，則為低電平:
1與0相與為0，再取反則為1
結果y1就是高電平
2、閘電路符號為或非門。
一端輸入為低電平，另一端接地，則為低電平:
0與0相或就是0，再取反就是1。
結果y2就是高電平。
3、漏集開路與非門，其輸出要加上上拉電阻，而且兩個與非門的輸出接在一起，就是「線與」的關係。
由於第乙個與非門沒有訊號輸入，則輸出狀態為高阻態。
第二個與非門，其輸入狀態為低電平:
0與0與為0，再取反為1，
最後，兩個輸出狀態沒法進行「線與」，則為高電平。
結果y3就是高電平。
如圖，請教已知下圖閘電路是cmos電路，它們的輸出端狀態怎麼判斷？
2樓：匿名使用者
cmos電路的輸入電阻很高（＞10mω），所以上（下）拉電阻的阻值＜1mω，將不會影響上（下）拉效果。
兩圖中，下拉電阻值均＜＜1mω，與之相連的輸入端電平為0，輸出狀態就很好判斷了。
3樓：安全護航
兩者都是與非門。
第乙個與非門，輸入均為低，所以輸出為高。
第二個與非門，輸入為一高一低，所以，輸出為高。
數位電路判斷ttl閘電路和cmos閘電路的輸出邏輯狀態
4樓：lao乾媽
(一)ttl高電平
3.6~5v，低電平0v~2.4v
cmos電平vcc可達到12v
cmos電路輸出高電平約為0.9vcc，而輸出低電平約為
0.1vcc。
cmos電路不使用的輸入端不能懸空，會造成邏輯混亂。
ttl電路不使用的輸入端懸空為高電平
另外，cmos積體電路電源電壓可以在較大範圍內變化，因而對電源的要求不像ttl積體電路那樣嚴格。
用ttl電平他們就可以相容
(二)ttl電平是5v，cmos電平一般是12v。
因為ttl電路電源電壓是5v，cmos電路電源電壓一般是12v。
5v的電平不能觸發cmos電路，12v的電平會損壞ttl電路，因此不能互相相容匹配。
cmos是場效電晶體構成，ttl為雙極電晶體構成
***s的邏輯電平範圍比較大（5～15v），ttl只能在5v下工作
cmos的高低電平之間相差比較大、抗干擾性強，ttl則相差小，抗干擾能力差
cmos功耗很小，ttl功耗較大（1～5ma/門）
cmos的工作頻率較ttl略低，但是高速cmos速度與ttl差不多相當。
功耗ttl閘電路的空載功耗與cmos門的靜態功耗相比，是較大的，約為數十毫瓦（mw）而後者僅約為幾十納(10-9)瓦；在輸出電位發生跳變時（由低到高或由高到低）,ttl和cmos閘電路都會產生數值較大的尖峰電流，引起較大的動態功耗。
5樓：匿名使用者
第一題 與非門，乙個輸入端恆等於0，所以y=1；
第二題，或非門，乙個輸入端恆等於0，因此，相當於非門，y=輸入v的反；
第三題，異或門，乙個輸入端恒等與高電平，因此，v=1時，y=0;v=0時，y=1，類似乙個非門y=/v；
第四題，左上門為與門，左下門為與門輸入均為0低電平，故左下門恆輸出0低電平，右側門為或非門，因此，y=vcc*vil=vil的非，總的邏輯關係是乙個非門，y=/vil。
第五題，左側兩個門均為與非門，vdd相當於1，因此，左側上門輸出恆等於0，低電平，所以，該電路總的邏輯關係不受左下門影響了，故，y=0低電平
6樓：匿名使用者
ttl閘電路的輸入端懸空時相當於高電平輸入輸入端接有電阻時其電阻阻值大於1.4k時該端也相當於高電平電阻值小於0.8k時該端才是低電平。
而cmos邏輯閘電路輸入端不管是接大電阻還是接小電阻該端都相當於低電平即地電位。按照這個原則判斷很清晰了
說明cmos閘電路輸出端的邏輯狀態
7樓：匿名使用者
學會使用晶元手冊，也就是datesheet，這對乙個電子專業的學生是最基礎的，這方面的能力是需要培養的，對以後的工作學習都是很有幫助的！謝謝！
怎麼判斷ttl閘電路的輸出狀態
8樓：哦的撒雙魚
閘電路輸出狀態有三種,高電平、低電平、高阻.
最簡單的檢測方法是用乙個紅色led和綠色led反向併聯,一端接在用兩個電阻分壓成1/2vcc電平處,另一端測試輸出端電平.設紅色led亮為高電平,則綠色led亮時為低電平,兩個都不亮即為高阻狀態.
如果要判定閘電路的邏輯狀態,只能通過計算得知
ttl和cmos的輸出端邏輯狀態的區別？
9樓：匿名使用者
(一)ttl高電平3.6~5v，低電平0v~2.4v
cmos電平vcc可達到12v
cmos電路輸出高電平約為0.9vcc，而輸出低電平約為
0.1vcc。
cmos電路不使用的輸入端不能懸空，會造成邏輯混亂。
ttl電路不使用的輸入端懸空為高電平
另外，cmos積體電路電源電壓可以在較大範圍內變化，因而對電源的要求不像ttl積體電路那樣嚴格。
用ttl電平他們就可以相容
(二)ttl電平是5v，cmos電平一般是12v。
因為ttl電路電源電壓是5v，cmos電路電源電壓一般是12v。
5v的電平不能觸發cmos電路，12v的電平會損壞ttl電路，因此不能互相相容匹配。
(三)ttl電平標準
輸出 l： <0.8v ； h：>2.4v。
輸入 l： <1.2v ； h：>2.0v
ttl器件輸出低電平要小於0.8v，高電平要大於2.4v。輸入，低於1.2v就認為是0，高於2.0就認為是1。
cmos電平：
輸出 l： <0.1*vcc ； h：>0.9*vcc。
輸入 l： <0.3*vcc ； h：>0.7*vcc.
一般微控制器、dsp、fpga他們之間管教能否直接相連. 一般情況下，同電壓的是可以的，不過最好是要好好查查技術手冊上的vil,vih,vol,voh的值，看是否能夠匹配（vol要小於vil，voh要大於vih，是指乙個連線當中的）。有些在一般應用中沒有問題，但是引數上就是有點不夠匹配，在某些情況下可能就不夠穩定，或者不同批次的器件就不能執行。
cmos電路的功耗要比ttl電路低,cmos電路怕靜電
ttl和cmos電平
ttl——transistor-transistor logic
httl——high-speed ttl
lttl——low-power ttl
sttl——schottky ttl
lsttl——low-power schottky ttl
asttl——advanced schottky ttl
alsttl——advanced low-power schottky ttl
fast(f)——fairchild advanced schottky ttl
cmos——***plementary metal-oxide-semiconductor
hc/hct——high-speed cmos logic(hct與ttl電平相容)
ac/act——advanced cmos logic(act與ttl電平相容)（亦稱acl）
ahc/ahct——advanced high-speed cmos logic(ahct與ttl電平相容)
fct——fact擴充套件系列，與ttl電平相容
fact——fairchild advanced cmos technology
1，ttl電平：
輸出高電平》2.4v,輸出低電平<0.4v。
在室溫下，一般輸出高電平是3.5v，輸出低電平 是0.2v。
最小輸入高電平和低電平：輸入高電平》=2.0v，輸入低電平<=0.
8v，雜訊容限是 0.4v。
2，cmos電平：
1邏輯電平電壓接近於電源電壓，0邏輯電平接近於0v。而且具有很寬的雜訊容限。
3，電平轉換電路：
因為ttl和***s的高低電平的值不一樣（ttl 5v<＝＝>cmos 3.3v），所以互相連線時需要電平的轉換：就是用兩個電阻對電平分壓，沒有什麼高深的東西。
4，oc門，即集電極開路閘電路，od門，即漏極開路閘電路，必須外界上拉電阻和電源才能將開關電平作為高低電平用。否則它一般只作為開關大電壓和大電流負載，所以又叫做驅 動閘電路。
5，ttl和***s電路比較：
1）ttl電路是電流控制器件，而***s電路是電壓控制器件。
2）ttl電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。
***s電路的速度慢，傳輸延遲時間長(25-50ns),但功耗低。
***s電路本身的功耗與輸入訊號的脈衝頻率有關，頻率越高，晶元集越熱，這是正常 現象。
3）***s電路的鎖定效應：
***s電路由於輸入太大的電流，內部的電流急劇增大，除非切斷電源，電流一直在增大 。這種效應就是鎖定效應。當產生鎖定效應時，***s的內部電流能達到40ma以上，很容易 燒毀晶元。
防禦措施：
1）在輸入端和輸出端加鉗位電路，使輸入和輸出不超過不超過規定電壓。
2）晶元的電源輸入端加去耦電路，防止vdd端出現瞬間的高壓。
3）在vdd和外電源之間加線流電阻，即使有大的電流也不讓它進去。
4）當系統由幾個電源分別供電時，開關要按下列順序：開啟時，先開啟***s電路得電 源，再開啟輸入訊號和負載的電源；關閉時，先關閉輸入訊號和負載的電源，再關閉***s 電路的電源。
6，***s電路的使用注意事項
1）***s電路時電壓控制器件，它的輸入總抗很大，對干擾訊號的捕捉能力很強。所以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它乙個恆定的電平。
2）輸入端接低內組的訊號源時，要在輸入端和訊號源之間要串聯限流電阻，使輸入的電流限制在1ma之內。
3）當接長訊號傳輸線時，在***s電路端接匹配電阻。
4）當輸入端接大電容時，應該在輸入端和電容間接保護電阻。電阻值為r=v0/1ma.v0是外界電容上的電壓。
5）***s的輸入電流超過1ma，就有可能燒壞***s。
7，ttl閘電路中輸入端負載特性（輸入端帶電阻特殊情況的處理）：
1）懸空時相當於輸入端接高電平。因為這時可以看作是輸入端接乙個無窮大的電阻。
2）在閘電路輸入端串聯10k電阻後再輸入低電平，輸入端出呈現的是高電平而不是低電平。因為由ttl閘電路的輸入端負載特性可知，只有在輸入端接的串聯電阻小於910歐時，它輸入來的低電平訊號才能被閘電路識別出來，串聯電阻再大的話輸入端就一直呈現高電平。這個一定要注意。
***s閘電路就不用考慮這些了。
8，ttl電路有集電極開路oc門，mos管也有和集電極對應的漏極開路的od門，它的輸出就叫做開漏輸出。oc門在截止時有漏電流輸出，那就是漏電流，為什麼有漏電流呢？那是因為當三機管截止的時候，它的基極電流約等於0，但是並不是真正的為0，經過三極體的集電極的電流也就不是真正的0，而是約0。
而這個就是漏電流。開漏輸出：oc門的輸出就是開漏輸出；od 門的輸出也是開漏輸出。
它可以吸收很大的電流，但是不能向外輸出的電流。所以，為了能輸入和輸出電流，它使用的時候要跟電源和上拉電阻一齊用。od門一般作為輸出緩衝/驅 動器、電平轉換器以及滿足吸收大負載電流的需要。
9，什麼叫做圖騰柱，它與開漏電路有什麼區別？
ttl積體電路中，輸出有接上拉三極體的輸出叫做圖騰柱輸出，沒有的叫做oc門。因為ttl就是乙個**關，圖騰柱也就是兩個**管推挽相連。所以推挽就是圖騰。
一般圖騰式輸出，高電平400ua，低電平8ma
CMOS電路和TTL電路的區別，TTL電路和CMOS電路的區別和聯絡
功耗ttl閘電路的空載功耗與cmos門的靜態功耗相比，是較大的，約為數十毫瓦 mw 而後者僅約為幾十納 10 9 瓦 在輸出電位發生跳變時 由低到高或由高到低 ttl和cmos閘電路都會產生數值較大的尖峰電流，引起較大的動態功耗。速度通常以為ttl門的速度高於 cmos閘電路。影響 ttl閘電路工作...
放大電路中輸出電阻的問題，如圖電路的微變等效電路圖，為什麼輸出電阻是Rc而不是Rc
規定輸出電阻的定義是 去除負載 輸入為零時，從輸出端看進去的電阻。依此定義，輸入為0，ib 0，受控電流源 ib 0，受控電流源相當於除源開路，這樣就只剩rc電阻了。模擬電子技術 關於放大電路輸出電阻的問題 這個圖的輸出電阻為什麼只是rc而不是rc re 輸出電阻的定義是，輸入為零，不接負載，從輸出...
動態電路的時域分析8 5電路如圖8 5所示，開關S在t 0時開啟，已知換路
8 5 uc 0 0 daoul 0 6 2x1 2 4 1 2.67v il 0 1a i1 4 4 2 2 3a ic 0 2 2 4 1 3a。8 6 uc 0 8v ic 0 0 ul 0 4v il 0 0a。電路如題8 5圖所示，開關k在t 0時開啟，已知換路前電路已處於穩定。求uc u...