1樓：匿名使用者
dip封裝的40個引腳的最常用，其次有20、28、48的
plcc的44個引腳的最常用
2樓：匿名使用者
開始是51單片主要指8051 8052兩種基本型號，都是40p的dip封裝，44p的貼片封裝。
但現在51系列的衍生型號非常多，8p、20p、28p、40p、44p甚至80多p的都有。
主要看你選擇不通公司不同系列不同型號，引腳均可能不同。
3樓：匿名使用者
有多種封裝 一般雙列直插的是40引腳！ stc51的引腳有跟多了有p5口
4樓：匿名使用者
一般的都是40的dip的用的比較多
51微控制器有幾個引腳
5樓：匿名使用者
51核本身有很多種衍生品。就我所知中最少的有12腳，最多的有64腳。
6樓：匿名使用者
40。。。雙列直插式的。dpi封裝的。。如果封裝不同晶元的樣子都不一樣的。但都是40個管腳
7樓：匿名使用者
標準的是40，也有精簡版的20！
80c51微控制器引腳圖及引腳功能介紹
8樓：寒夢夜雨花
80c51微控制器有40個引腳大致可分為4類：電源、時鐘、控制和i/o引腳。
1、電源:
（1）vcc - 晶元電源，接+5v；
（2） vss - 接地端；
2、時鐘:xtal1、xtal2 - 晶體振盪電路反相輸入端和輸出端。
3、控制線:控制線共有4根，
（1）ale/prog:位址鎖存允許/片內eprom程式設計脈衝。
ale功能：用來鎖存p0口送出的低8位位址。
prog功能：片內有eprom的晶元，在eprom程式設計期間，此引腳輸入程式設計脈衝。
（2） psen:外rom讀選通訊號。
（3）rst/vpd:復位/備用電源。
rst（reset）功能：復位訊號輸入端。
vpd功能：在vcc掉電情況下，接備用電源。
（4）ea/vpp:內外rom選擇/片內eprom程式設計電源。
ea功能：內外rom選擇端。
vpp功能：片內有eprom的晶元，在eprom程式設計期間，施加程式設計電源vpp。
9樓：一起打飛機
管腳說明：
vcc：供電電壓。
gnd：接地。 p0口：
p0口為乙個8位漏級開路雙向i/o口，每腳可吸收8ttl門電流。當p0口的管腳第一次寫1時，被定義為高阻輸入。p0能夠用於外部程式資料儲存器，它可以被定義為資料/位址的低八位。
在fiash程式設計時，p0 口作為原碼輸入口，當fiash進行校驗時，p0輸出原碼，此時p0外部必須接上拉電阻。 p1口：p1口是乙個內部提供上拉電阻的8位雙向i/o口，p1口緩衝器能接收輸出4ttl門電流。
p1口管腳寫入1後，被內部上拉為高，可用作輸入，p1口被外部下拉為低電平時，將輸出電流，這是由於內部上拉的緣故。在flash程式設計和校驗時，p1口作為低八位位址接收。 p2口：
p2口為乙個內部上拉電阻的8位雙向i/o口，p2口緩衝器可接收，輸出4個ttl門電流，當p2口被寫「1」時，其管腳被內部上拉電阻拉高，且作為輸入。並因此作為輸入時，p2口的管腳被外部拉低，將輸出電流。這是由於內部上拉的緣故。
p2口當用於外部程式儲存器或16位位址外部資料儲存器進行訪問時，p2口輸出位址的高八位。在給出位址「1」時，它利用內部上拉優勢，當對外部八位位址資料儲存器進行讀寫時，p2口輸出其特殊功能暫存器的內容。p2口在flash程式設計和校驗時接收高八位位址訊號和控制訊號。
p3口：p3口管腳是8個帶內部上拉電阻的雙向i/o口，可接收輸出4個ttl門電流。當p3口寫入「1」後，它們被內部上拉為高電平，並用作輸入。
作為輸入，由於外部下拉為低電平，p3口將輸出電流（ill）這是由於上拉的緣故。 p3口也可作為at89c51的一些特殊功能口，如下表所示： 口管腳 備選功能 p3.
0 rxd（序列輸入口） p3.1 txd（序列輸出口） p3.2 /int0（外部中斷0） p3.
3 /int1（外部中斷1） p3.4 t0（記時器0外部輸入） p3.5 t1（記時器1外部輸入） p3.
6 /wr（外部資料儲存器寫選通） p3.7 /rd（外部資料儲存器讀選通） p3口同時為閃爍程式設計和程式設計校驗接收一些控制訊號。 rst：
復位輸入。當振盪器復位器件時，要保持rst腳兩個機器週期的高電平時間。 ale/prog：
當訪問外部儲存器時，位址鎖存允許的輸出電平用於鎖存位址的地位位元組。在flash程式設計期間，此引腳用於輸入程式設計脈衝。在平時，ale端以不變的頻率週期輸出正脈衝訊號，此頻率為振盪器頻率的1/6。
因此它可用作對外部輸出的脈衝或用於定時目的。然而要注意的是：每當用作外部資料儲存器時，將跳過乙個ale脈衝。
如想禁止ale的輸出可在sfr8eh位址上置0。此時， ale只有在執行movx，movc指令是ale才起作用。另外，該引腳被略微拉高。
如果微處理器在外部執行狀態ale禁止，置位無效。 /psen：外部程式儲存器的選通訊號。
在由外部程式儲存器取指期間，每個機器週期兩次/psen有效。但在訪問外部資料儲存器時，這兩次有效的/psen訊號將不出現。 /ea/vpp：
當/ea保持低電平時，則在此期間外部程式儲存器（0000h-ffffh），不管是否有內部程式儲存器。注意加密方式1時，/ea將內部鎖定為reset；當/ea端保持高電平時，此間內部程式儲存器。在flash程式設計期間，此引腳也用於施加12v程式設計電源（vpp）。
xtal1：反向振盪放大器的輸入及內部時鐘工作電路的輸入。 xtal2：
來自反向振盪器的輸出。
51微控制器各個引腳的功能
10樓：匿名使用者
mcs-51微控制器引腳功能mcs微控制器都採用40引腳的雙列直插封裝方式。圖2-9為引腳排列圖， 40條引腳說明如下：1、主電源引腳vss和vcc① vss接地② vcc正常操作時為+5伏電源2、外接晶振引腳xtal1和xtal2① xtal1內部振盪電路反相放大器的輸入端，是外接晶體的乙個引腳。
當採用外部振盪器時，此引腳接地。 ② xtal2內部振盪電路反相放大器的輸出端。是外接晶體的另一端。
當採用外部振盪器時，此引腳接外部振盪源。3、控制或與其它電源復用引腳rst/vpd，ale/ ， 和 /vpp① rst/vpd 當振盪器執行時，在此引腳上出現兩個機器週期的高電平（由低到高跳變），將使微控制器復位在vcc掉電期間，此引腳可接 圖2-9 8051引腳排列圖上備用電源，由vpd向內部提供備用電源，以保持內部ram中的資料。② ale/ 正常操作時為ale功能（允許位址鎖存）提供把位址的低位元組鎖存到外部鎖存器，ale 引腳以不變的頻率（振盪器頻率的 ）周期性地發出正脈衝訊號。
因此，它可用作對外輸出的時鐘，或用於定時目的。但要注意，每當訪問外部資料儲存器時，將跳過乙個ale脈衝，ale 端可以驅動（吸收或輸出電流）八個lsttl電路。 對於eprom型微控制器，在eprom程式設計期間，此引腳接收程式設計脈衝（ 功能）③ 外部程式儲存器讀選通訊號輸出端，在從外部程式儲存取指令（或資料）期間， 在每個機器週期內兩次有效。
同樣可以驅動八lsttl輸入。④ /vpp 、 /vpp為內部程式儲存器和外部程式儲存器選擇端。當 /vpp為高電平時，訪問內部程式儲存器，當 /vpp 為低電平時，則訪問外部程式儲存器。
對於eprom型微控制器，在eprom程式設計期間，此引腳上加21伏eprom程式設計電源（vpp）。4、輸入/輸出引腳p0.0 - p0.
7，p1.0 - p1.7，p2.
0 - p2.7，p3.0 - p3.
7。① p0口（p0.0 - p0.
7）是乙個8位漏極開路型雙向i/o口，在訪問外部儲存器時，它是分時傳送的低位元組位址和資料匯流排，p0口能以吸收電流的方式驅動八個lsttl負載。② p1口（p1.0 - p1.
7）是乙個帶有內部提公升電阻的8位準雙向i/o口。能驅動(吸收或輸出電流)四個lsttl負載。。③ p2口（p2.
0 - p2.7）是乙個帶有內部提公升電阻的8位準雙向i/o口，在訪問外部儲存器時，它輸出高8位位址。p2口可以驅動(吸收或輸出電流)四個lsttl負載。
④ p3口（p3.0 - p3.7）是乙個帶有內部提公升電阻的8位準雙向i/o口。
能驅動(吸收或輸出電流)四個lsttl負載
51微控制器pwm調光電路,51微控制器pwm調光電路
51微控制器pwm調光電路參考源程式 int potpin 0 定義模擬介面0int ledpin 11 定義數字介面11 pwm 輸出 int val 0 暫存來自感測器的變數數值void setup void loop 原理圖 pwm簡介 pulse width modulation 就是通常所...
51微控制器有哪幾部分構成，MCS 51微控制器內部結構由哪幾部分組成？
8位cpu 4kbytes 程式儲存器 rom 52為8k 256bytes的資料儲存器 ram 52有384bytes的ram 32條i o口線 111條指令，大部分為單位元組指令 21個專用暫存器 2個可程式設計定時 計數器 5個中斷源，2個優先順序 52有6個 乙個全雙工序列通訊口。51微控制...
51微控制器訪問特殊功能暫存器，51微控制器有哪幾個特殊功能暫存器
由於 51 微控制器特殊功能bai暫存器，du只能進行直接訪問，不能zhi進行間接訪dao問，間接訪問為80h ffh的回ram 空間，所答以 不管是 c語言 及 組合語言 都 不可能做到間接訪問特殊功能暫存器。或者 可以變通為 如 if p 0x90 if p 0xa0 不能用類抄似指標的方式訪問...